Вот как вариант в микронике нашел m5m51008bfp-55ll SOP
По выводам и организации один в один с K6X1008C2D-GF55
Добавлено через 3 минуты
Автор микросхему брал здесь www.itis.spb.ru
Вид для печати
Вот как вариант в микронике нашел m5m51008bfp-55ll SOP
По выводам и организации один в один с K6X1008C2D-GF55
Добавлено через 3 минуты
Автор микросхему брал здесь www.itis.spb.ru
AY подключается элементарно: на нее заводится 5V, GND, шина данных, /RESET, BDIR, BC1 и AYCLK. BDIR и BC1 формируются расширителем, AYCLK - альтерой. Так что там рисовать в общем то нечего.
Тут вот так: надо отрезать 2 ногу ПЗУ от грунта и завести туда сигнал ROMSEL. На альтеру также он заводится (для не вхождения в ТРДОС откуда не надо).
Также надо отрезать 10 ногу DD6 от грунта и завести туда сигнал VA14.
Да. Там также 12 нога DD1 соединятся с 10 ногой DD3 (оба RAM_A15).
RAM это, например, 20 нога DD3 или 11 нога альтеры, в общем по схеме Speccy2007.
Пентагон будет!
А то я вчера спаял, включил, а у меня на экране мусор :)
Кстати, для всех... еще можно использовать срам UT621024PC-70LL =628128 PDIP32
Она в дипе, паять проще :)
Добавлено через 4 минуты
Я тут по печатной плате смотрю, RAM который с 9 вывода ЛЕ1 (DD4) уходит на SRAM.... к CE (Chip enable).... Т.е. от туда еще надо к плате спека2007?
Вот, дорисовал немного...
http://savepic.ru/571700m.png
Добавлено через 8 минут
Нумерация шины данный указана по схеме спека2007? Т.к. на SRAM по даташитам идет I/O1 и дальше...
Да SRAM, было б неплохо на схеме дорисовать...
Вот дорисованная схемка: http://zx.pk.ru/attachment.php?attac...6&d=1238665539
А вот так VA14 делается (плата снизу)
по схеме доработки: на RAM128 приходит RAM_А14 два раза, один из них должен быть RAM_А16. описался видимо ;)
Шьерт побьери! Действительно на 12 ноге должно быть RAM_A16.