ПЛИС и всё что с ними связано

[ZEK]

Не попдалась ли кому модель SDRAM чипов ? В частности на Verilog

[Keeper]

Итак, наступил на очередные грабли, в top-level-entity используется 30 выводов, в процессе компиляции мне выдают сообщение что использованы все 34 вывода. Почему? Из-за недостатка ресурсов матрицы соединений? Все рисовал схемным вводом, EPM3032ALC44...

[molodcov_alex]

30 + 4 на JTAG?

[Ewgeny7]

30 + 4 на JTAG?

Да, EPM3032 имеет 26 I/O, 4 only I и 4 JTAG (которые также могут быть I/O).
Итого "чистыми" можно использовать только 30.

[Ewgeny7]

Торкнуло тут меня написать туториал по схемному вводу для программирования ПЛИС... Наверное потму, что уже заждался статейки от alost'a
В общем, вот первая часть. Сильно ногами только не пинайте

А вот и вторая...

[Ewgeny7]

Добавил.

[ZEK]

Вот еще девайс в копилку...
Двухканальный контролер SDRAM, с жесткими таймингами со стороны шины (аля можно работать как с SRAM), и прозрачной регенерацией
Отличительные черты:
- Убивает нафик все преимущества SDRAM
- Со стороны шины выглядит как 2 сихронных однотактных рама
- Регенерации не требует, делается прозрачно
- Частота каналов 7МГц, при частоте SDRAM 112 , команды фиксируются по положительному перепаду клока шины. При подачи команды чтения по следующему
положительному фронту можо забирать данные.
- В принципе возможно один из каналов сделать что бы он работал с SDRAM пакетами по 2 слова (32 бит)
В вложении проект для квартуса 9, sdr_ctr - сам контролер в DE1_TOP тестовый генератор, цифровой индикатор на DE1 выводит колво ошибок если будут такие найденны
- В одном такте нельзя писать и читать из одной банки (A[21:20] - одинаковые)

Короче теперь я знаю SDRAM редкосная гадость если с ней работают девайсы с простыми неконвеерными шинами

[AlexBel]

Есть FPGA Flex EPF6016TC144-3. В даташите не нашел группировку его I/O-линий соответствие их входам питания VCCIO. Часть линий ввода-вывода будет работать на 3.3в, а часть на 5в. Соответственно, часть VCCIO надо посадить на 3.3в, а часть на 5в. Только какие куда?..
Кто-нибудь может помочь информацией?

[ZEK]

Делить не нада (да и не умеет оно судя по всему, там где есть дележка VCCIO по банкам четко разделены VCCIO0 VCCIO1 и т.д. даж в квартусе)

Судя по http://www.altera.com/literature/an/an107.pdf просто VCCIO питаеш 3.3v

[AlexBel]

Делить не нада (да и не умеет оно судя по всему, там где есть дележка VCCIO по банкам четко разделены VCCIO0 VCCIO1 и т.д. даж в квартусе)

Судя по http://www.altera.com/literature/an/an107.pdf просто VCCIO питаеш 3.3v

И IO, питаемые от 3.3в будут нормально работать с шиной, на которой TTL 5-вольтовые уровни?