А это всё то же самое будет. Если по пунктам:
1. 30 пиновый симм это 8 бит DRAM, как правило 70 ns и чаще всего сделанный из двух 1Мx4 чипов (или 256Кх4 для 256К), т .е. та же самая x8 организация и мультиплексирование адреса по RAS/CAS.
Соответственно, проблемы остаются, хоть 70ns это почти в 2 раза меньше чем CAS latency в 120 ns для 565РУ6Г, но 4 полных обращения в окно времени для видеоадаптера влезать не будет.
2. Можно поставить 2 или 4 штуки и получить 16 бит за обращение. По времени уже может успеть. Но смысла нет - уж проще сразу рассчитывать на 72 пиновый FPM симм, там x32 шина данных.
3. К 30 пиновым симмам нет нигде разъемов хронически, на 72 пина кое где можно найти. По 8-10 штук у меня припасено, конечно же, но все равно - дефицит и дорого. На авито видел всего одно
предложение по 600 руб за 30 пин сокет.. Распайку с дохлых материнок не предлагать, нету уже таких, по крайней мере в товарных количествах.
4. Размеры резко увеличиваются. Можно победить прямой запайкой SOJ на будущую плату. Например одного чипа x16 с 4-8Мб FPM 72pin хватит.
5. Скорее всего встанет проблема рефреша: 8 бит будет мало, надо 9 или 10. Откуда брать - пока непонятно: сейчас надо обойти 128 строк для РУ6 (и 256 для РУ5 в классическом квазе).
При отображении делается 32*256=8192 обращений за время кадра в 20 миллисекунд, получаем 2.44мкс на обращение и 2.44 * 256 строк = 625мкс период рефреша, что укладывается в лимит DRAM.
У 4116 он 4 мс, у наших я данных не нашел, но думается, что не меньше 2 мс. Продлить на 4 кадра? 2.44мкс * 1024 строки = 2.5 мс. По периоду успеваем, для более емких и современных там от 16мс.
А вот как совместить перебор этих двух старших разрядов адреса с необходимостью видеоадаптеру таки ходить при каждом обращении по одинаковым адресам в каждом кадре?
Я пока не придумал. Можно попытаться впихнуть еще одно обращение в окне видеоадаптера, уже только с передачей одного только адреса строки и RAS (RAS-only refresh) или
использовать бордюры и обратный ход, но и то и другое приведет к необходимости отделять адрес рефреша от адреса видео и еще одному счетчику на 9-10 бит.
Вот я это все просуммировал и решил уйти на SRAM в варианте CY62148E (512Кx8, 55ns) или CY7C1021 (128Kx16, 15ns). Пока целюсь в первый, там 3.5 обращения по 61нс укладываются в окно,
а 4 можно уложить, подвинув спад MX2 на полтакта (C1_6M) раньше. По моим прикидкам там поседние полцикла проца, стробы чтения/записи IO и памяти уже должны быть неактивны, ШД свободна и
можно отключить шину адреса CPU от памяти немного раньше. А если не получится, то со вторым чипом все вообще проходит со свистом - 15 ns доступа и 16 бит шина, т. .е хватит 2х обращений.
Ответить с цитированием
Сообщение от megov
Ну и, опять же, лишний последовательный порт еще никогда никому не мешал.
Размещение рекламы на форуме способствует его дальнейшему развитию 
Столько дури не надо в простом адаптере. 