ПЛИС и всё что с ними связано

[Ewgeny7]

Надо в первом условии убрать and a13='0' т.е.так
if (csm='1') and (a15='0') and (rd='0') then

Дык я так и написал.
Хорошо, прошил альтерку, завтра увижу результат. Спасибо!

[Advertiser]

[alost]

else if (a2='0') and (a13='1') then

условия and (a13='1') не надо,!

[Ewgeny7]

Учёл
Один фиг, не работает. Сажает шину, компьютер не стартует. Думаю.

[Sayman]

ewgeny7 запость файлик схему и файлик кода, посматреть что у тебя получилось... или кинь на мыло/личку...

[Ewgeny7]

Вот пост, где лежит исходник в схематике (рабочий!):
http://www.zx.pk.ru/showpost.php?p=180645&postcount=82

А это код на VHDL (нерабочий, сажает ШД).

[Ewgeny7]

Глюк нашелся. Объявлен пин dir, но функция испарилась кудато...
Добавлено:
dir<=rd or rtc;
При нулевом потенциале dir АП6 гонит данные из ПЛИС на ШД. Отсюда и "зависание" ШД.

[bigral]

... в графическом вводе есть свои нюансы, например не так уж просто подключить какую-нибудь "микросхему" к двунаправленной ноге альтеры. Для этого нужно знать содержимое этой "микросхемы" или добавлять вентили с Z-состоянием. Для ног типа вход или выход трудностей никаких нет. Всталяешь элементы input или output и подключаешь к ним "микросхему" просто линиями...

Вот тут я думаю надо бы целую ТЕМУ ОТКРЫТЬ, о том как подрубать всякие PLD (TTL,LVTTL) к старым добрым К155 К555 К1533 К561 К580... Потому как способов вроди как дофига но есть много ньюансов, начиная с того как их запитать с платы стандартного спекки (на которой обычно пульсирующие дико +5в 600ма после самопального тор-а и КРЕН5). Кто может довольно обстоятельно описать этот вопрос? А иначе все это "програмирование" так и останется на бумаге. Я смотрю даже признанные гуру спекки строения склонны использовать старые и дорогие CPLD изза того что они 5v tolerant, а между тем на разборке можно купить за копейки плату с дюженной всяких PLD LVTTL чипов для экспериментов скажем над своим домашним ленинградом-1.

[fifan]

условия and (a13='1') не надо,!

У меня вопросы по симулятору возникли:
1. Не могу поменять сетку (у меня 10 нс), а нужно 62,5 нс и более;
2. Наблюдается не совпадение фронта и среза сигналов clock и f1/f2;
3. Предел экрана ставится только 1000 нс, не больше и не дает увеличивать...

Буду признателен за разъяснения, вот картинка.

[Ewgeny7]

2. Наблюдается не совпадение фронта и среза сигналов clock и f1/f2;

Некоторое смещение должно быть, симулятор учитывает задержки сигналов в кристалле.

Выставить необходимые времянки для симуляции у меня также не получается
Стоит по умолчанию 100нс и фиг это поменяешь... У меня 8.1 web.

[alost]

1. Не могу поменять сетку (у меня 10 нс), а нужно 62,5 нс и более;

Открsть файл *.vwf >EDIT > GRID SIZE > вписань нужный time period!

3. Предел экрана ставится только 1000 нс, не больше и не дает увеличивать...

Открsть файл *.vwf >EDIT > END TIME > вписать время окончания симуляции(например 15 ms).Это общее время симуляции.А конкретно поменьше после выбора общего,можно указать в окне Simulator Tool,поставив точку в End simulation at..

2. Наблюдается не совпадение фронта и среза сигналов clock и f1/f

В окне Simulator Tool есть выбор режима Simulation mode.Режим TIMING позволяет увидеть "реальное "взаимодействие сигналов внутри ПЛИС со всеми задержками распространения и переключения сигналов,как в "жизни",учитывается также и "дельта задержка".Режим FUNCTIONAL показывает идеальный сигнал,без учета задержек.Этот режим целесообразно использовать на начальном этапе разработки,т.к. можно проверить работу устройства "вчерне",правильность взаимодействия!А уже потом переключить на TIMING и уже четко увидеть как реально и "куда вылезают" эти наносекунды задержек!Иногда приходится менять код или по другому организовывать взаимодействие!