ПЛИС и всё что с ними связано

[valerium]

valerium
5-вольтовые Альтеры сильно устарели, отсюда могут быть проблемы с доступностью, в т.ч. плат разработчика. Циклоны успешно сопрягаются с 5-в чипами через преобразователи уровней.

Вот как раз старыми сериями хотелось уйти от преобразователей. Ну или пока просто казалось, что так будет проще )

У ACEX прошивка грузится через интерфейс Passive Serial (конфпзу EPC1, например и они не одноразовые вроде) - тактовая идет от конфпзу. На циклонах есть режим Active Serial (EPCS1) - тактовая идет от Циклона.

Получается, что конфПЗУ EPC в режиме passive serial - по сути самостоятельный контроллер, который в процессе загрузки конфигурации является мастер-устройством ? Усмотрел тут, что у пентэвы он сэмулирован атмегой, которая читает файл конфигурации с карты, да и вообще это, оказывается, распространенное решение. Осталось найти какое-нибудь открытое решение )

А EPCS в active serial - получается просто SPI flash ? Памятью 25й серии, поди, можно заменить ?
Кстати, а если тактовая от FPGA поступает, то в боевом режиме (без программатора) загрузка конфигурации в такую FPGA без правильно подключенного к ней генератора невозможна ? Или для загрузки конфигураций в них есть какой-то внутренний генератор ?

Прочитал про SFL, который квартус скрытно реализует в процессе загрузки перед заливкой собственно памяти - так вон почему с циклонами все так просто, оказывается ! То есть он не "само по себе работает", а просто квартус программер имеет конфигурации-загрузчики для всех поддерживаемых устройств и сам их нужные подсовывает. Красиво !

[Rio444]

Вот как раз старыми сериями хотелось уйти от преобразователей. Ну или пока просто казалось, что так будет проще )

Сейчас это вообще не проблема.
Я бы смотрел на доступность и цены. Старые серии ещё есть на али, и цены на них не взлетели так, как на современные. Умеренно-старые конечно. Скорее это будут 3-вольтовые "не первой свежести"

[AlexG]

Я приверженец xilinx. 5в тоже нема.
у современных плис "один" недостаток - это бга корпус.
а так xilinx - грузится с spi, или обычных параллельных пзу, или с помощью проца (эмуляция spi). специально заводить тактовую (для загрузки) не требуется. Но для работы "схемы" тактовая нужна.

[valerium]

Еще почитал. Можно еще подкину нубских вопросиков ?
Есть чудный документ как раз изображающий многое из вышесказанного
https://www.intel.ca/content/dam/www...e/an/an656.pdf
Про циклоны и ActiveSerial-режим все ясно.
А вот если рассматривать связку Acex-ов EP1K с конфПЗУ, например, EPC2LC20 в PassiveSerial-режиме, то везде описываются неудобства в виде либо использования отдельных кабелей для отладки/заливки ПЗУ, либо необходимости их переключения. Чем в данном случае плох вариант отладки с заливкой конфигурации в EPC2 по JTAG, а затем запуском - это не используют потому что это значительно медленнее просто заливки в RAM у ПЛИС, потому что флэш изнашивается от перезаписей или еще по какой-то причине ?

Ну и оставлю эту ссылку, может еще кому будет полезным - готовая учебная поделка на avr для загрузки конфигурации в passive serial из памяти 24cXX:
https://www.rlocman.ru/shem/schematics.html?di=41200

[IanPo]

Чем в данном случае плох вариант отладки с заливкой конфигурации в EPC2 по JTAG, а затем запуском

И так каждый раз при отладке? А смысл?
Через JTAG заливается конфигурация в ПЛИС, когда она будет работоспособной, ее прошивают в конфПЗУ.
Лучше заливать конфигурацию, используя микроконтроллер - проще обновлять (исходники ZX-Evo и Speccy2010 доступны, там это реализовано).

[Sandro]

Чем в данном случае плох вариант отладки с заливкой конфигурации в EPC2 по JTAG, а затем запуском - это не используют потому что это значительно медленнее просто заливки в RAM у ПЛИС, потому что флэш изнашивается от перезаписей или еще по какой-то причине ?

В том числе и поэтому. Официальный ресурс EPC2 -- 100 (сто) записей. То есть, постоянной перешивкой конфигурации её можно убить за день отладки.
Цитата: "EPC2 devices can be programmed and erased up to 100 times." Это из "Configuration Devices for SRAM-Based LUT Devices", документ CF52005-3.0.

С мест сообщают, что это так есть, по крайней мере -- для старых выпусков. (Я лично EPC не пользовался, только EPCS)

[valerium]

И так каждый раз при отладке? А смысл?

Отдельного специального смысла, конечно, нет, просто это позволяет не ничего никуда не переключать и работать через один шнурок аналогично cpld. Ну теперь ясно, почему это ложный путь )

[Serg6845]

Ну и оставлю эту ссылку, может еще кому будет полезным - готовая учебная поделка на avr для загрузки конфигурации в passive serial из памяти 24cXX:
https://www.rlocman.ru/shem/schematics.html?di=41200

делал подобное, правда с SPI флешкой. это МЕЕЕДЛЕННО! EPF6016 грузилась секунд 10 наверно... в результате задействовал аппаратный синхронный последовательный порт в PIC16F628, SPI флешка, режим passive serial, выход флешки - прямо на data0 ПЛИС, PIC дергает управляющие сигналы ПЛИС, выдает в сторону флешки команду чтения и начальный адрес, после чего шлет пустые байты через послеловательный порт (при этом генерятся клоки на выходе PIC, они же клоки SPI и ПЛИС) пока ПЛИС не выставит сигнал готовности. весь процесс - меньше секунды. правда приходится конвертить HEX - в стандарте SPI и альтеры MSB/LSB не совпадают.

еще видел изделие где с аналогичной целью используется мелкая CPLD.

[valerium]

делал подобное, правда с SPI флешкой. это МЕЕЕДЛЕННО! EPF6016 грузилась секунд 10 наверно... в результате задействовал аппаратный

Интересно. А какой объем вкачивался в EPF6016 ?
Медленно - по причине побайтной буферизации в МК или я суть не ухватил ?
На самом деле для учебного примера мне и 10 сек загрузки конфигурации - это не так страшно (в наших кругах даже 5-7 минут загрузки с полосками на бордюре - это ж тоже творчество ))))
Главное - нАчать )

[Serg6845]

Интересно. А какой объем вкачивался в EPF6016 ?

260000 бит. чуть меньше 32к.

Медленно - по причине побайтной буферизации в МК или я суть не ухватил ?

медленно - по причине программного дергания ножки clk. если еще и байты буферить - будет еще медленнее.
в чем прелесть SPI - у нее отдельный вход и выход данных и не нужно слать ACK после каждого байта. просто выход цепляется на вход ПЛИС, клок на клок ПЛИС, вход на микроконтроллер. микроконтроллер посылает команду чтения массива (03 ADR2 ADR1 ADR0) и начинает дергать клок, флешка выдает записанный в нее битстрим. когда ПЛИС выдает готовность - контроллер перестает дергать клок. упрощенно примерно так. могу исходник для PIC кинуть, но вечером.

На самом деле для учебного примера мне и 10 сек загрузки конфигурации - это не так страшно (в наших кругах даже 5-7 минут загрузки с полосками на бордюре - это ж тоже творчество ))))
Главное - нАчать )

ну флешка все таки больше для относительно готовой прошивки, и когда оно грузится в три раза медленнее байтбластера - как-то грустно...